チップセレクト切り替え回路及びメモリ構成自動識別方法

Chip selection switching circuit and memory structure automatic identifying method

Abstract

(57)【要約】 【課題】 本発明は、異なるメモリ構成であっても同一 のプログラムで端末機能を実現できるチップセレクト切 り替え回路及びメモリ構成自動識別方法を提供すること を課題とする。 【解決手段】 CPUは、アドレス空間上のどこにSR AMが実装されているかを認識するために、第1のチッ プセレクト信号、第2のチップセレクト信号が有効な範 囲の任意のアドレスに対して、全て”0”または全て” 1”以外の特定データを書き込み、読み出してみる。C PUは、上記の結果より得た情報を基に、8Mbit1 個のメモリ構成の場合は、チップセレクト切り替え回路 に第1のチップセレクト信号の有効な範囲を変更する制 御を行い、第2のチップセレクト信号には無効となる制 御を行う。これにより、CPUは第3のSRAMの8M bit全空間を書き込み/読み出し可能となる。
PROBLEM TO BE SOLVED: To provide a chip selection switching circuit and a memory structure automatic identifying method, capable of realizing terminal functions by the same program, even in the case of different memory structure. SOLUTION: A CPU writes and reads specific pieces of data, other than those in which a first chip selection signal and a second chip selection signal are all 'zero' or all 'one' for an arbitrary address in a valid range to recognize on which place of an address space an SRAM is mounted. The CPU performs control to change the valid range of the first chip selection signal to the chip selection switching circuit and performs control, to invalidate to the second chip selection signal in the case of the memory structure with one 8Mbit. Thus, the CPU can use all 8Mbit spaces of a third SRAM for writing and reading.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle